

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 01-296482

(43)Date of publication of application : 29.11.1989

(51)Int.Cl.

G11C 5/00
G06K 19/00

(21)Application number : 63-127476

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 24.05.1988



(72)Inventor : MIZUTA MASAHARU

(54) MEMORY CARD

(57)Abstract:

PURPOSE: To obtain a card using the interface connector of same specification as a general ROM card regardless of the type of a built-in EPROM by providing a voltage detecting circuit and a switching circuit.

CONSTITUTION: A voltage detecting circuit 10 detects an input voltage to a writing power source connector terminal VPP. A switching circuit 11 switches a reading signal terminal the inverse of OE of an interface connector 1 and a reading/writing terminal the inverse of OE/VPP of a memory chip 2 so as to be connected when the voltage of the writing power source connector terminal to be detected in the voltage detecting circuit 10 is a fixed value or below. When the voltage exceeds the fixed value, the switching is executed so that the writing power source connector VPP and reading/writing terminal the inverse of OE/VPP can be connected. Accordingly, the interface connector of the same specification as the general ROM card can be realized and generality is improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平1-296482

⑬ Int. Cl.⁴

G 11 C 5/00
G 06 K 19/00

識別記号

3 0 2

庁内整理番号

7341-5B
J-6711-5B

⑭ 公開 平成1年(1989)11月29日

審査請求 未請求 請求項の数 1 (全6頁)

⑮ 発明の名称 メモリカード

⑯ 特 願 昭63-127476

⑰ 出 願 昭63(1988)5月24日

⑱ 発 明 者 水 田 正 治 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所内

⑲ 出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑳ 代 理 人 弁理士 大 岩 増 雄 外2名

明 細 書

1. 発明の名称

メモリカード

2. 特許請求の範囲

情報を記憶するメモリチップと、このメモリチップの各端子を外部装置に接続するためのインターフェース・コネクタとを備えたメモリカードにおいて、上記メモリチップの書き込み動作を行うための上記インターフェース・コネクタの書き込み電源コネクタ端子への入力電圧を検出する電圧検出回路と、この電圧検出回路で検出された書き込み電源コネクタ端子電圧が一定値以下の場合には上記メモリチップの読み出し動作を行うための上記インターフェース・コネクタの読み出し信号コネクタ端子と上記メモリチップの読み出し／書き込み端子とを接続するように切り換え、上記書き込み電源コネクタ端子電圧が一定値を超える場合には上記書き込み電源コネクタ端子と上記読み出し／書き込み端子とを接続するように切り換える切換回路とを設けたことを特徴とするメモリカ

ード。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は情報を記憶するEPROMなどを内蔵するメモリカードに関するものである。

(従来の技術)

メモリカードは、例えば社団法人・日本電子工業振興協会・パーソナルコンピュータ業務委員会の作成の「ICメモリカードガイドライン」に述べられているように、ROMカードとRAMカードとに大別される。RAMカードはRAMとメモリ保持のための電池とを内蔵するメモリカードであり、ROMカードはマスクROM、EPROM、EEPROM、ワンタイムPROMなどを内蔵するメモリカードである。本件は後で説明するように、EPROM又はワンタイムPROMに関するものであり、これら2つのPROMについての構成上の差は何もない。

第2図は、前述の文献に記載されているメモリカードの基本構成図であり、図中、1はメモリカ

ードをリーダ装置などに接続するためのインターフェース・コネクタ、2は情報を記憶したメモリチップ、3はメモリチップ2へのアドレスなどをデコードするアドレスデコード（又はチップセレクト回路）、4は制御信号が流れる制御線、5、6は各々下位と上位のアドレス線、7はデータ信号が流れるデータ線、8、9は各々電源線とグラウンド線である。各々の詳細な説明は同文献に詳述されているので省略する。

また、第3図は、PROMを内蔵するROMカードに必要なインターフェース・コネクタ1に供給される信号の具体例であって、前述の文献のコネクタ・ピン・アサイン表から抜粋したものであり、各々の信号の機能は同文献に詳細に記載されている。

一方、ROMカードに内蔵するEPROMには、書き込み電源の端子の取り扱いから256Kビットの商品名27256のEPROMと512Kビットの商品名27512のEPROMとの間に大きな相違がある。すなわち、28ピンのソケット

にEPROMの機能を収納する場合、そのソケットは27256のEPROMの端子で満杯となり、27512のEPROMの方は27256のEPROMと同じ扱いではそのソケットは1ピン不足する。すなわち、512ビットのメモリ容量をサポートするためにアドレス15（A15）が増え、上記ソケットは29ピンを必要とすることになる。27512のEPROMでは、28ピンのパッケージに収納するために、データ読み出し端子 \overline{OE} と書き込み電源端子 V_{pp} とを共用し、端子 \overline{OE}/V_{pp} としている。第4図は、以上述べた2種類のEPROM（27256と27512）の相違点を対照表にし理解し易くしたものである。

上記のような2種類のEPROMを使用して、ROMカードを構成した場合の内部回路図が第5図(a)、(b)である。第5図(a)が27256のEPROMによるROMカードの回路図、第5図(b)が27512のEPROMによるROMカードの回路図である。両方のROMカードとも内蔵するEPROMの各端子信号を直接にカードのインタ

— 3 —

ーフェース・コネクタの端子に接続しただけのものである。

（発明が解決しようとする課題）

従来のメモリカード（ROMカード）は上述したように構成されているので、リーダ装置などにセットされるインターフェース・コネクタの入出力信号の性格が内蔵するEPROMの種類により異なり、また、インターフェース・コネクタが前記文献に記載の標準ピン・アサインに合致してなく、更に例えば標準電圧5Vより高い電圧12.5Vを印加してEPROMにデータの書き込みを行うライタ装置の出力が2種類必要となるなどの問題点があった。

この発明は上記のような問題点を解消するためになされたもので、内蔵するEPROMの種類に関係なく、一般的なROMカードと同一仕様のインターフェース・コネクタを用いたメモリカードを得ることを目的とする。

（課題を解決するための手段）

この発明に係るメモリカードは、メモリチップ

— 4 —

2の書き込み動作を行うためのインターフェース・コネクタ1の書き込み電源コネクタ端子 V_{pp} への入力電圧を検出する電圧検出回路10と、この電圧検出回路10で検出された書き込み電源コネクタ端子電圧が一定値以下の場合にはメモリチップ2の読み出し動作を行うためのインターフェース・コネクタ1の読み出し信号コネクタ端子 \overline{OE} とメモリチップ2の読み出し／書き込み端子 \overline{OE}/V_{pp} とを接続するように切り換え、上記書き込み電源コネクタ端子電圧が一定値を超える場合には書き込み電源コネクタ端子 V_{pp} と読み出し／書き込み端子 \overline{OE}/V_{pp} とを接続するように切り換える切換回路11とを設けたことを特徴とするものである。

（作用）

電圧検出回路10は、書き込み電源コネクタ端子 V_{pp} への入力電圧を検出する。切換回路11は、電圧検出回路10で検出された書き込み電源コネクタ端子電圧が一定値以下の場合にはインターフェース・コネクタ1の読み出し信号コネクタ

— 5 —

— 6 —

端子 \overline{OE} とメモリチップ2の読み出し／書き込み端子 \overline{OE}/V_{pp} とを接続するように切り換え、上記書き込み電源コネクタ端子電圧が一定値を超える場合には書き込み電源コネクタ端子 V_{pp} と読み出し／書き込み端子 \overline{OE}/V_{pp} とを接続するように切り換える。

〔発明の実施例〕

第1図(a)、(b)はこの発明の一実施例に係るメモリカードの構成を示すブロック図である。図において、10は例えば商品名27512のEPROMなどのメモリチップ2の書き込み動作を行うためのインターフェース・コネクタ1の書き込み電源コネクタ端子 V_{pp} への入力電圧を検出する電圧検出回路である。11はこの電圧検出回路10で検出された書き込み電源コネクタ端子電圧が一定値以下の場合にはメモリチップ2の読み出し動作を行うためのインターフェース・コネクタ1の読み出し信号コネクタ端子 \overline{OE} とメモリチップ2の読み出し／書き込み端子 \overline{OE}/V_{pp} とを接続するように切り換え、上記書き込み電源コネクタ

端子電圧が一定値を超える場合には書き込み電源コネクタ端子 V_{pp} と読み出し／書き込み端子 \overline{OE}/V_{pp} とを接続するように切り換える切換回路である。A₀～A₁₅はアドレス信号を入力するためのアドレス入力端子、D₀～D₇はデータ信号を入出力するためのデータ端子、 \overline{CE} はメモリチップ2を選択するチップイネーブル信号を入力するためのチップイネーブル端子である。

次に動作について説明する。説明の都合上、インターフェース・コネクタ1の書き込み電源コネクタ端子 V_{pp} への入力電圧(例えばリード装置やライト装置などの出力)は5Vと12.5Vとがあるものとする。また、電圧検出回路10の電圧判定レベルを5Vとする。例えば、書き込み電源コネクタ端子電圧が5Vの場合、電圧検出回路10はそのコネクタ端子電圧が5Vであることを検出し、第1図(a)に示すように切換回路11を制御し、読み出し信号コネクタ端子 \overline{OE} と読み出し／書き込み端子 \overline{OE}/V_{pp} とを接続する。一方、書き込み電源コネクタ端子電圧が12.5Vの場合、電圧

— 7 —

検出回路10はそのコネクタ端子電圧が5Vを超える電圧であることを検出し、第1図(b)に示すように切換回路11を制御し、書き込み電源コネクタ端子 V_{pp} と読み出し／書き込み端子 \overline{OE}/V_{pp} とを接続する。

このように切換回路11を制御すれば、メモリカード(詳しくはインターフェース・コネクタ1)の書き込み電源コネクタ端子 V_{pp} や読み出し信号コネクタ端子 \overline{OE} 、そしてその他の入出力端子からメモリカード内部を見た場合、内部のEPROMが27256のEPROMの場合でも、27215のEPROMの場合でも同じ仕様になり、メモリカード(ROMカード)の入出力信号の統一を図ることが可能となり、従来例のような問題点は解消される。切換回路11を制御する切換信号を発生する電圧検出回路10は例えば電圧レベルを検出するレベル検出器などで、二つの入力信号を切り換える切換回路11は例えばアナログスイッチなどで簡単に実現される。

上記実施例によれば、27512のEPROM

を内蔵したメモリカードの仕様を27256のEPROMを内蔵したメモリカードの仕様に合わせることができ、また、インターフェース・コネクタのレベルで27512のEPROMや27256のEPROMに依らない共通のインターフェースを持つROMカードを得ることができる。

なお、上記実施例では1個のEPROMを内蔵したROMカードを示したが、EPROMを複数個あってもよい。また、上記実施例では電圧検出回路と切換回路とをROMカードに内蔵した場合について説明したが、ROMカードとライト装置等との間に設けるアダプタ・ボード内に設置しても同様の効果を奏する。

〔発明の効果〕

以上のように本発明によれば、書き込み電源コネクタ端子への入力電圧を検出する電圧検出回路と、そのコネクタ端子電圧が一定値以下の場合には読み出し信号コネクタ端子とメモリチップの読み出し／書き込み端子とを接続するように切り換え、そのコネクタ端子電圧が一定値を超える場合

— 8 —

— 9 —

— 10 —

には書き込み電源コネクタ端子と読み出し／書き込み端子とを接続するように切り換える切換回路とを設けて構成したので、内蔵するEPROMの種類に関係なく、一般的なROMカードと同一仕様のインターフェース・コネクタが実現でき、したがって同一仕様のROMカード用のリーダ装置やライタ装置等と接続でき、汎用性が高まるという効果が得られる。

4. 図面の簡単な説明

第1図(a)、(b)はこの発明の一実施例に係るメモリカードの構成を示すブロック図、第2図は従来のメモリカードの構成を示すブロック図、第3図は標準のインターフェース・コネクタの各端子に対する入出力信号を示す図、第4図は27256のEPROMと27512のEPROMとの対応を示す図、第5図(a)は27256のEPROMの周辺回路図、第5図(b)は27512のEPROMの周辺回路図である。

1・・・インターフェース・コネクタ、2・・・メモリチップ、10・・・電圧検出回路、11



・・・切換回路、 V_{pp} ・・・書き込み電源コネクタ端子、 \overline{OE} ・・・読み出し信号コネクタ端子、 \overline{OE}/V_{pp} ・・・読み出し／書き込み端子。

代理人 大 岩 増 雄 (ほか2名)


— 1 1 —

— 1 2 —

第1図





第2図



第3図

記号	機能
VCC	電源
GND	グラウンド
Vpp	書き込み電源
\overline{CE}	メモリカード選択
\overline{OE}	データ読み出し
A0~	アドレス
D0~	データ

第4図



分類	27256	27512
ピン・アサイン		
入出力信号	\overline{CE} \overline{OE} Vpp VCC	\overline{CE} \overline{OE} Vpp VCC
読み出し	VIL VIL 5V 5V	VIL VIL 5V 5V
出力アセ-カ-プログラム	VIL VH VH 12.5V	VIL VH 12.5V 6V

(注) VIL = ローレベル入力電圧 (約0.8V 以下)

VH = ハイレベル入力電圧 (約2V 以上)

詳細は、各々の詳細な個別カタログを参照のこと。

第5図



手続補正書(自発)

平成 17 年 7 月 4 日

適

特許庁長官殿

1. 事件の表示 特願昭 63-127476号

2. 発明の名称

メモ리카ード

3. 補正をする者

事件との関係 特許出願人
住所 東京都千代田区丸の内二丁目2番3号
名称 (601) 三菱電機株式会社
代表者 志岐守 鋭

4. 代理人

住所 東京都千代田区丸の内二丁目2番3号
三菱電機株式会社内
氏名 (7375) 弁理士 大岩 増雄
(連絡先 03(213)3421特許部)

5. 補正の対象

発明の詳細な説明の欄。

6. 補正の内容

(1) 明細書第4頁第5行目「512ビットの」とあるのを「512kビットの」と補正する。

(2) 同書第9頁第11行目乃至第12行目「27215のEPROM」とあるのを「27512のEPROM」と補正する。

以上

方 式 登 録

(18)



(1)

(2)

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☒ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.